インテルの画期的な進歩により、チップの製造方法が再考される

プロセッサメーカーは長年、小型化にこだわってきました。有名な（そしてもはや時代遅れとなった）ムーアの法則は、数十年にわたりチップの定期的な小型化を規定してきました。しかし、小型化がかつてのような効果を発揮しなくなったらどうなるでしょうか？インテルは、単にサイズを狭めるのではなく、規模を拡大する方法を見つけました。

水曜日、インテルはロジックチップを積み重ねる新しい3Dパッケージング技術「Foveros」を披露した。この技術は、ロジックチップを積み重ねることを可能にする。近年、メモリチップの垂直積層化には様々な手法が用いられてきたが、長年の研究を経て、インテルはCPU、グラフィックス、AIプロセッサに大規模に3D積層技術を導入する初の企業となる。ゴードン・ムーア氏が構想していたものとは完全には一致しないが、より優れた技術となる可能性を秘めている。

高く積み上げる

スタッキングの意義は、単にスペースを節約するだけではありません（もちろん、それも大きな要素ですが）。また、シリコンの組み合わせを特定のニーズに合わせてカスタマイズすることも可能になります。

「与えられたスペースに、より多くのトランジスタを詰め込むことができます」と、インテルのチーフアーキテクトであるラジャ・コドゥリ氏は語る。「さらに、異なる種類のトランジスタを詰め込むことも可能です。5G無線機能をCPUの上に直接搭載したい場合、スタッキングの問題を解決できれば素晴らしいでしょう。必要な機能をすべて備えながら、小型フォームファクターを実現できるからです。」

業界全体はすでにトランジスタの混在と組み合わせの利点に注目し、「チップレット」に投資しています。これはまるで微小なパズルピースのように組み合わせて使えるものです。しかし、これらはすべて平面上で行われます。Intelの3Dスタッキング技術は、レゴブロックのようなソリューションだと考えてみてください。

「これは建築の概念を変えています」と技術調査会社ロペス・リサーチの創設者マリベル・ロペスは言う。

この変化には実用的なメリットが伴う。2Dアプローチはある程度の多様性を可能にするが、パフォーマンスを犠牲にし、消費電力も増加すると、ムーア・インサイツ＆ストラテジーのCEO、パトリック・ムーアヘッド氏は述べている。インテルはこれらの問題を回避したようだ。「今回発表された内容で驚くべきなのは、これらのチップレットを組み合わせれば、電力損失もパフォーマンス損失も実質的にゼロになるということです」とムーアヘッド氏は述べ、インテルは単一のデモンストレーションではなく、数百万個のチップで同じ結果を出せることを証明する必要があると警告している。

電力供給もまた、Intelが解決済みと考えている問題の一つに過ぎないことが判明した。3Dパッケージング技術の実用化は何十年も模索されてきたが、電力、発熱、そして価格の問題に直面してきた。「最下層が熱くなれば、熱は上昇します」とコドゥリ氏は語る。「そして、3Dスタッキング方式では、すべてを組み立てた後にスタックの層の一つに不良シリコンが含まれていることに気づいた場合、すべてを廃棄しなければなりません。これは非常に大きなコストがかかります。」

コドゥリ氏は、インテルがこれらの問題をどのように解決したかという具体的な詳細は明かしていない。しかし、厳格なテスト、新たな電力供給プロセス、そして熱を放散させるための独自開発の断熱材を組み合わせることで、よくある落とし穴を回避できたと述べている。

ゲームチェンジ

ある意味では、インテルは難解な物理学の問題を解決したばかりだ。それ自体が十分に興味深い。しかし、この画期的な進歩は、それが実現するであろう様々な体験において、さらに重要な意味を持つ。

「より小型で新しいフォームファクターの製品には、依然として興味深い物理的な課題が存在します」とロペスは語る。「折りたたみ式、曲げられる、軽量といった複雑なフォームファクターの製品には、この課題が役立ちます。」

念のためお伝えしますが、Foverosは皆さんが思っているよりも早く登場します。Intelによると、Foverosを搭載したコンシューマー向け製品は今後12～18ヶ月以内に出荷開始される予定です。その頃には、Samsungはすでに初の折りたたみ式スマートフォンを出荷している可能性が高いでしょう。

しかし、さらに興味深い利点は、より微妙な形で現れるかもしれません。新しいアーキテクチャにより、メーカーはニーズに最適なトランジスタを自由に交換できるため、このスタックによって無数のデバイスの効率が大幅に向上する可能性があります。

「デスクトップゲーミングCPUに最適なトランジスタが、必ずしもGPUに最適なトランジスタとは限りません。同様に、5Gや相互接続性を実現するには、それぞれ異なるトランジスタが必要です」とコドゥリ氏は語る。人工知能には、依然として異なるニーズがある。「以前は、あらゆるシリコンの中から最良の妥協点を選んでいました。今では、機能に最適なプロセスを採用し、それらをすべて単一のパッケージに統合することができます。また、これらのチップ間の帯域幅が非常に広いため、まるで単一のチップであるかのように機能します。」

こうしたカスタマイズ性は、長期的にはインテルにとってもプラスとなるはずだ。インテルが優位に立つサーバー分野においてさえ、GoogleやAmazonといった企業との競争は激化している。これらの企業は近年、自社製チップの開発を決定している。今、インテルは彼らに独自の技術を提供できるため、競合ではなく協力関係を築く可能性が生まれる。「FacebookやGoogle、AWSがインテルの設計に独自のカスタムチップレットを搭載できない理由はない」とムーアヘッド氏は言う。

新しい技術に付きまとう注意事項は、ここでも当てはまります。IntelはFoverosをスケールアップできると言っていますが、実際にスケールアップするにはまだ時間がかかります。そして、デバイスメーカーやその他のパートナーも協力する必要があります。結局のところ、Intelはモバイル世代のほぼすべてを逃し、AMD、Qualcomm、TSMCといった企業との厳しい競争に直面しています。これらの企業の中には、既に7nmプロセスで製造されたプロセッサへの移行を進めている企業もありますが、Intelは10nmプロセスに固執しています。

しかし、最終的に新しい3Dスタッキングが示唆するのは、小型化への競争がかつてのような重要性を失い、代わりに高さの追求が重要になっているということです。インテルは水曜日に、新しいSunny Cove CPUマイクロアーキテクチャやGen11統合グラフィックスなど、いくつかの反復的な進歩を発表しました。しかし、3Dパッケージングは、むしろ変革をもたらすものを提案しています。それは、チップの製造方法に対する新しい考え方であり、ムーアの法則を維持するための新しいエンジンです。

WIREDのその他の素晴らしい記事